電力儀表可靠性設計研究

徐希華1 鄭月節(jié)2  徐金鋒2

（1.中國聯(lián)合工程公司上海分公司，200011上海 ；

2.江蘇安科瑞電器制造有限公司， 214405江蘇無錫）

    隨著電子工業(yè)的飛速發(fā)展，各種儀器儀表被廣泛應用于工業(yè)控制和社會生活的各個方面，其中電力儀表尤為突出。

    電力儀表的可靠性要求是智能電表技術標準中的一項。標準對電力儀表的可靠性提出了平均壽命不低于10a的要求，因此電力儀表設計開發(fā)過程中的可靠性設計顯得尤為重要。在規(guī)定的條件下、規(guī)定的時間內完成規(guī)定功能的概率稱為平均*工作時間，也稱平均故障間隔時間。平均*工作時間是衡量可靠性的常見指標。電力儀表的可靠性設計就是為了提高產(chǎn)品的平均*工作時間，保證產(chǎn)品的正常運行。

1 硬件可靠性設計

1.1 電源的抗干擾設計

    據(jù)工程統(tǒng)計數(shù)據(jù)分析，電力儀表系統(tǒng)70%的干擾都是通過電源耦合進入系統(tǒng)的。因此，電源供電質量的提高對整個系統(tǒng)的可靠運行有著十分重要的意義。由于系統(tǒng)的電源一般都是由市電轉換得到，所以電源部分的抗干擾設計主要集中在電源輸入端口的濾波和瞬態(tài)干擾的抑制方面。圖1是電源抗干擾的一個典型設計，其中，RV1為熱敏電阻，VZ1為壓敏電阻，LA1為共模扼流圈。該電路可以抑制浪涌和群脈沖干擾。

圖1 電源抗干擾設計電路

    此外，分模塊供電是電源設計的另外一個準則。這樣設計的優(yōu)點是：可以避免強電設備工作時對系統(tǒng)內其他模塊造成干擾，提高整個系統(tǒng)的可靠性。

1.2 接地設計

    接地系統(tǒng)的設計直接關系到整個產(chǎn)品的抗干擾能力，好的設計可以阻斷外部環(huán)境的干擾，對內部的耦合噪聲進行抑制。以下兩個方面的考慮，可以提高系統(tǒng)的可靠性：

    (1) 數(shù)字地和模擬地。由于數(shù)字信號具有陡峭的邊緣，造成數(shù)字電路的地電流表現(xiàn)出脈沖式變化，因此在電力儀表系統(tǒng)中模擬地和數(shù)字地應分別設計，兩者僅在一點連接，并將電路板上的模擬電路與數(shù)字電路分別連接在對應的“地"上。這樣可以的避免數(shù)字電路地電流的脈沖信號通過公共地阻抗耦合進入模擬電路，形成瞬態(tài)干擾。當系統(tǒng)中存在高頻的大信號時，這種干擾影響會越大。

    (2) 單點和多點接地。在低頻系統(tǒng)中，接地一般采用并聯(lián)單點接地與串聯(lián)單點接地結合的方式，以提高系統(tǒng)的性能。其中并聯(lián)單點接地是指多個模塊的地線匯合到一處，每個模塊的地點位置與自身的電流和電阻有關。這種接地方式的優(yōu)勢是沒有公共地線電阻的耦合干擾，劣勢是地線使用太多。串聯(lián)單點接地是指多個模塊使用同一段地線。因為電流在地線上的等效電阻會產(chǎn)生壓降，所以模塊和地線的連接點對大地的電位有所不同，所有模塊的電流變化都會對接地點的電位產(chǎn)生影響，使電路的輸出改變，zui終導致公共地線電阻耦合干擾。該方法具有布線簡單等特點。多點接地常被用于高頻系統(tǒng)中，其原則是各模塊的地線就近連接到地線匯流排上，優(yōu)勢是接地線短、阻抗小、無公共地線阻抗造成的干擾噪聲。

1.3 隔離設計

    將噪聲源與敏感的電路隔離開來是隔離設計的主要目的之一。隔離設計的特點是電力儀表與工作環(huán)境既保持信號的，又不發(fā)生電的交互。隔離設計主要的實現(xiàn)手段有變壓器隔離、光電隔離、繼電器隔離、隔離放大器，以及布線隔離等。

    (1) 變壓器隔離。脈沖變壓器具有匝數(shù)少、繞組分布電容?。▋H幾皮法）、一二次繞組分別纏繞于磁芯的兩側等特點，可作為脈沖信號的隔離器件，實現(xiàn)數(shù)字信號的隔離。

    (2) 光電隔離。加光電耦合器可以抑制尖峰脈沖及各種噪聲的干擾。采用光電隔離可以使上位機系統(tǒng)與電力儀表的通信口之間沒有電的交互，提高系統(tǒng)的抗干擾性能。光電耦合器可對數(shù)字信號進行隔離，但是對模擬信號不適用。對模擬信號隔離的常用方法包括：①轉換光電隔離電路，此電路復雜；②差分放大器，所隔離的電壓較低；③隔離放大器，性能雖好但是價格貴。

    (3) 繼電器隔離。由于繼電器的線圈與觸點之間無電氣關聯(lián)，因此可以利用線圈接收信號，再通過其觸點傳送信號，這樣可以解決強電與弱電信號彼此接觸的問題，完成干擾隔離。

    (4) 布線隔離。通過電路板的布局，實現(xiàn)隔離，主要是強電與弱電之間的隔離。

1.4 印制電路板抗干擾設計

    印制電路板是電路元器件的載體，提供元器件之間的電氣連接。印制電路板設計的好壞將直接影響到系統(tǒng)的抗干擾能力。在進行印制電路板設計時，一般遵循以下原則：

    (1) 晶振布線時，盡量與中央處理器的引腳靠近，其外殼接地并固定，zui后用地線把時鐘區(qū)隔離，此方法可以避免很多的疑難問題；

    (2) 滿足系統(tǒng)性能要求的條件下，中央處理器盡量采用低頻率的晶振，數(shù)字電路盡可能低速；

    (3) 對于中央處理器未使用的輸入、輸出口資源，不能懸空不處理，應使其連接系統(tǒng)電源或接地，其他芯片同樣如此；

    (4) 高頻元器件之間的連線盡量縮短，具有輸入、輸出功能的元器件盡量遠離，容易受干擾的元器件不能靠太近；

    (5) 電流環(huán)路不能出現(xiàn)在低頻以及弱信號電路中，若確實無法規(guī)避，則盡可能的使環(huán)路變小，降低感應噪聲；

    (6) 系統(tǒng)布線時應杜絕90°折線，以防高頻噪聲發(fā)射；

    (7) 系統(tǒng)中的輸入、輸出線盡量不要平行，并在兩條導線之間添加地線，這樣可以防止反饋耦合的發(fā)生。

2 軟件可靠性設計

2.1 數(shù)字濾波設計

    目前，電力儀表已廣泛的應用了各種計量芯片，中央處理器與計量芯片之間通過串行外設借口或通用異步收發(fā)傳送器方式通訊，以獲得電力系統(tǒng)運行的參數(shù)。若在通訊的過程中，總線受到干擾，或者計量芯片處于非正常狀態(tài)， 中央處理器將得到錯誤數(shù)據(jù)。因此，在軟件程序中加入濾波處理，顯得非常重要。對普通的電力參數(shù)可以采用均值法，在計算值時候，采集五到六個個數(shù)據(jù)，去除zui大值和zui小然后做平均值；對于電能數(shù)據(jù)，可以根據(jù)儀表的額定運行環(huán)境，估計出單位時間內電能的動態(tài)范圍，若出現(xiàn)電能數(shù)據(jù)異常，軟件可以將此次數(shù)據(jù)丟棄。除此以外，還有中值法、算術平均值法、一階低通濾波器法等。實踐證明，軟件濾波的使用，可以zui大化的保證每次讀取參數(shù)的可靠性。

2.2 數(shù)據(jù)冗余設計

    為了提高系統(tǒng)的可靠性，對系統(tǒng)的設置參數(shù)以及校表參數(shù)可以采用多備份設計，當一組數(shù)據(jù)出現(xiàn)紊亂后，可以啟用另一組備份數(shù)據(jù)。為了保證數(shù)據(jù)的安全性，提高數(shù)據(jù)在錯誤的操作生存的概率，應當將幾組數(shù)據(jù)分散存儲。

2.3 數(shù)據(jù)校驗及操作的冗余設計

    中央處理器在向存儲空間中寫入設置參數(shù)或校表參數(shù)的時候，可能會受到干擾，導致錯誤數(shù)據(jù)寫入存儲空間中，但此時中央處理器是無法判斷寫入的數(shù)據(jù)正確與否的。為了確保數(shù)據(jù)的正常寫入，在設計軟件程序時，把要寫入的數(shù)據(jù)做“校驗和"處理，并將“校驗和"也一并寫入儲存空間中，當每次寫操作完成后，再進行一次讀操作，將讀出的數(shù)據(jù)做“校驗和"，與寫入“校驗和"做比較判斷。若兩次數(shù)據(jù)不一致則重新進行寫操作，直到數(shù)據(jù)被正確寫入為止，若超出設定的重寫次數(shù)，則進行寫操作錯誤顯示。

2.4 軟件陷阱設計

    軟件陷阱是指令冗余的一種應用形式，用于程序“跑飛"的捕捉。當噪聲信號的干擾，系統(tǒng)程序會脫離正常運行的軌道，為了使“跑飛"的程序穩(wěn)定下來，設計人員在程序中設計了陷阱。所謂的軟件陷阱，是通過一條引導指令，強行將捕獲的程序引向一個特定的地址，并對紊亂的程序進行出錯處理。對于受干擾而混亂的程序，多字節(jié)指令是zui危險的，原因是錯誤的指針可以“跑飛"到多個字節(jié)指令之間，從而運行更深度不可知的指令。相對于多字節(jié)指令，單字節(jié)指令可以使紊亂中指針理順，讓其按照正常的順序運行，紊亂的現(xiàn)象可以得到的抑制。根據(jù)以上原理，軟件陷阱可以形成一個程序，通常為了提高對“彈飛"程序的捕獲率，可以在引導指令前添加兩個空操作指令，具體形式為：

    --NOP--  --NOP--  JUMP ERROR

    程序中JUMP ERROR就是將“彈飛"的程序轉移到出錯處理程序中。在程序中未使用的大片只讀存儲器空間、未使用的中斷向量區(qū)、程序區(qū)的“斷裂處"以及表格的頭尾處等四處使用軟件陷阱，效果*。

2.5 軟件看門狗設計

    “看門狗"是采用軟硬結合的方式防止程序發(fā)生死循環(huán)?！翱撮T狗"的硬件基礎是一個獨立運行、定時周期為T的計數(shù)器。中央處理器的復位引腳與計數(shù)器的定時輸出腳相連，且中央處理器控制計數(shù)器清零。系統(tǒng)正常運行過程中，“看門狗"在小于T的時間間隔內將被清零，定時器從而不會產(chǎn)生溢出。但是當系統(tǒng)紊亂，處于不正常的工作狀態(tài)下，中央處理器的時序邏輯被打亂，不能在周期T內將計數(shù)器清零，zui終導致計數(shù)器溢出，“看門狗"產(chǎn)生一個復位信號，傳送到中央處理器，使其復位。這種設計可以使系統(tǒng)擺脫一時干擾，增強系統(tǒng)的可靠性。

3 其他注意事項

3.1 元器件的選擇及控制

    元器件是組成電力儀表的基本單元。電力儀表的可靠性水平首先依賴于元器件的可靠性水平。主要元器件包括：中央處理器、計量芯片、數(shù)碼管、液晶屏、電解電容、壓敏電阻、電流互感器、電壓互感器、晶振、貼片電容、貼片電阻、光耦、電池等。安科瑞對元器件的選擇有著嚴格的要求：選用的元器件要有可靠性指標，元器件采購需定型號規(guī)格、定采購廠家、定采購渠道，采購的元器件進行入廠檢驗、入庫檢驗、使用前檢驗。

3.2 裕量設計

    裕量設計使元器件在工作時承受的工作應力適當?shù)陀谠骷念~定值，從而達到降低基本故障率、提高元器件使用的可靠性的目的。

3.3 冗余設計

    冗余設計是用一個或多個相同單元構成并聯(lián)形式，當其中一個發(fā)生故障時，其他單元仍能使系統(tǒng)正常工作。主要的信號線、電纜要選用高可靠連接。必要時對開關、接插件等可采用冗余技術，如采取并聯(lián)或多余觸點全部利用等。

3.4 可靠的生產(chǎn)工藝

    可靠的生產(chǎn)工藝指靜電防護和防潮。在生產(chǎn)環(huán)境中引入靜電防護系統(tǒng)，可以避免對金屬氧化物半導體場效晶體管及集成電路芯片造成的損傷。當環(huán)境的濕度較大時，水分子可以滲入材料內部，導體之間形成漏電通路，降低元件絕緣電阻及隔離耐壓能力。同時，過度的干燥環(huán)境也能造成材料變脆，產(chǎn)生靜電等不利影響。安科瑞已在生產(chǎn)環(huán)境中引入一系列調控措施，諸如采用抽濕系統(tǒng)、空調系統(tǒng)等，盡可能使儀表生產(chǎn)環(huán)境處于一個穩(wěn)定的水平，避免不利的外力因素影響。此外，部分產(chǎn)品電路板在出廠前做噴漆處理，進一步防止受潮，提高電力儀表的可靠性。

3.5 高溫老化處理

    電力儀表中元件焊接、裝配過程中存在的隱患及性能的缺陷可以通過高溫老化的方式讓其提前顯露。經(jīng)過處理過后的產(chǎn)品，再進行正常的電氣參數(shù)的測試，篩選并除去變值及失效的元件，把潛在的問題在產(chǎn)品銷售之前，從而保證出廠的產(chǎn)品能經(jīng)得起時間的考驗。

3.6 維修

    以方便后期維修為原則，元器件設計布局應考慮到后期的維修工作。軟件設計的時候要充分考慮到系統(tǒng)可能出現(xiàn)的錯誤，并將所有可能的錯誤羅列出來，當系統(tǒng)提示錯誤出現(xiàn)時，設計及維修人員可以捕捉錯誤，解決問題，提高系統(tǒng)運行的可靠性。

4 可靠性測試方法

4.1 硬件的可靠性測試

    根據(jù)系統(tǒng)硬件的抗干擾設計，硬件主要的測試內容有：靜電放電抗擾度、射頻電磁場抗擾度、快速瞬變脈沖群、射頻場感應的傳導騷擾抗擾度、浪涌抗擾度、衰減震蕩波抗擾度、無線電干擾抑制等。

    此外，安科瑞還引進了高加速壽命測試與高加速應力篩選設備，通過運用高于環(huán)境中存在的應力來加速發(fā)現(xiàn)問題，改進電力儀表的設計和制造流程。

4.2 軟件的可靠性測試

    一般采用黑盒測試技術進行嵌入式軟件可靠性測試。進行軟件可靠性測試的一般流程是：明確可靠性目標，編制測試計劃，進行開發(fā)操作，進入測試準備階段，執(zhí)行可靠性測試，分析評估并根據(jù)測試數(shù)據(jù)給出可靠性測試報告。

5 結束語

    本文結合安科瑞多年生產(chǎn)電力儀表的經(jīng)驗，說明了電力儀表設計中可靠性的重要性，分析了儀表使用過程中干擾源的種類以及產(chǎn)生的原因，闡述了針對干擾所采取的硬件與軟件的解決措施，zui后，介紹了產(chǎn)品設計結束后，所需要經(jīng)過的一系列驗證實驗，證明儀表的設計方案的切實可行，確保產(chǎn)品高度的可靠性。

文章來源：《電世界》2015年第6期

參考文獻

[1] 孟德義.儀器儀表的可靠性及抗干擾設計探究[J].科技傳播,2014,(6):156,169.

[2] 蔡方輝. 智能電表的可靠性設計[C]. 2012年十四屆中國電工儀器儀表產(chǎn)業(yè)發(fā)展論壇暨展會, 2012:52-54.

[3] 侯永春. 智能儀器的抗干擾技術研究[J].電子測試, 2014,(6): 72-44.

[4] 齊曉云. 淺談幾種提高智能電表可靠性的技術保障[J].電子技術與軟件工程.2013,(23):153-154.

[5] 戚繼飛,鄭麗婭. 提高智能電力儀表電能計量可靠性的設計方法[J]. 兵工自動化. 2008, 27(4):80-82.

[6] 李傳偉. 儀器儀表的可靠性分析及抗干擾設計[J].中國教育技術裝備. 2005,(10):34-38.

[7] 孫懷義. 智能儀表的可靠性設計與評估技術[J].工業(yè)控制計算機.2001,(9):34-38.

[8] 李蕾,薛劍波.智能儀器儀表的軟件抗干擾措施[J].新鄉(xiāng)教育學院學報,2005, 18(1):60-61.

[9] 李巖,  孫小華,王福順. 智能儀器儀表的硬件抗干擾研究與設計 [J]. 科教文匯,2009, (22):276-277.

[10] Q/TDEI 04-2007，PZ系列交流可編程數(shù)顯智能表[S].

[11] GB/T 28171-2011,嵌入式軟件可靠性測試方法[S].

[12] 任致程,周中. 電力電測數(shù)字儀表原理與應用指南[M]. 北京. 中國電力出版社. 2007. 4